Il est d'usage d'appeler mémoire cache la mémoire intégrée au processeur, qui se caractérise par une vitesse élevée et sert à stocker temporairement les données les plus fréquemment utilisées.
La nécessité d'utiliser la mémoire cache s'explique par la différence de vitesse d'échange d'informations entre le processeur et les différentes sections de la mémoire de l'ordinateur. Le travail de toute application commence par le transfert des données nécessaires d'un disque dur relativement lent vers la RAM (mémoire à accès aléatoire de l'ordinateur) dans une section à accès aléatoire dynamique. De là, ils peuvent être transférés vers le cache L2 (mémoire L2) situé dans la puce du processeur ou sur une puce SRAM séparée haute vitesse dédiée située à côté du processeur. Enfin, les informations les plus utilisées peuvent être transférées vers le cache L1 (mémoire de premier niveau), qui est une section dédiée du processeur. La taille du cache de premier niveau n'est que d'environ 128 Ko, le deuxième niveau est déjà de 512 Ko. A titre de comparaison, la taille de la RAM peut être de 1 Go. L'exécution de toute commande s'effectue selon un certain schéma: - analyse des registres de données d'informations; - balayage des données du cache de premier niveau; - vérification des informations du cache du deuxième niveau; - l'analyse des données de la mémoire principale; - l'accès à la mémoire du disque dur. Le temps mis par le processeur pour obtenir les données nécessaires est directement proportionnel à l'endroit où sont stockées les informations. Ainsi, l'accès au cache de premier niveau prend de 1 à 3 cycles, le deuxième niveau - de six à douze cycles, et à la mémoire principale - des dizaines, et dans certains cas - des centaines de cycles. La mémoire cache joue un rôle particulier dans le processus de fonctionnement du serveur, car Le trafic processeur-mémoire peut être important dans ces cas. La structure du cache sert également à réduire l'écart entre les vitesses des processeurs, qui augmentent de 50 % par an, et les débits de données RAM, qui n'augmentent que de 5 %. Le développement en cours des troisième et quatrième niveaux de mémoire cache semble être une étape logique dans cette direction. Une autre direction possible du développement peut être la transition vers la gestion programmatique de la mémoire cache.
